전체 글(143)
-
STM32CubeIDE___SPI Slave Interrupt ( TX/RX )
*Clock Paramters - CPOL, CPHA 설정 CPOL - Low, CPHA - 2 Edge 로 설정?? 현재 하나의 MCU 에서 마스터 및 슬레이브 구성 시 Polarity / Phase 동일 하게 설정 하면 엉뚱한 값이 읽힌다???? 그래서 아래와 같이 설정 하면 제대뢰된 값이 읽힌다.. 흠 나중에 원인 팍악 해야됨.... / MISO, MOSI 스코프로 측정 해면 타이밍은 CPOL - Low / CPHA 1Edge로 나온다??? ㅋㅋ, 개인적인 생각이지만 SPI 마스터 / 슬레이브가 같이 타이밍에 동작을 하기 때문에???..ㅋㅋ st 개발자는 알겠지.. 흠.. 아니면 마스터 슬레이브 둘다 인터럽트 처리 해야되나?? 이건 해보지 않음..!! 뭐 어째든 이래나 저래나 동작은 되야하는거 같은..
2020.05.13 -
STM32CubeIDE___SPI Code 2020.05.04
-
Micron® Flash Memory Support for Xilinx® Platforms 2020.04.24
-
MicroBlaze
https://reference.digilentinc.com/learn/programmable-logic/tutorials/arty-getting-started-with-microblaze/start 불러오는 중입니다...
2020.04.23 -
dxfsvgkicad - DXF to KICAD 변환 사이트
http://mondalaci.github.io/dxf2svg2kicad/ DXF to SVG to KICAD_PCB converter mondalaci.github.io
2020.04.10 -
LibreCAD
https://wiki.librecad.org/index.php/LibreCAD_users_Manual LibreCAD users Manual - LibreCAD wiki User Manual for LibreCAD 2.2
2020.03.27 -
Memory Interfaces Design Hub - UltraScale DDR3/DDR4 Memory
https://www.xilinx.com/support/documentation-navigation/design-hubs/dh0061-ultrascale-memory-interface-ddr4-ddr3-hub.html
2020.03.26 -
Filter design___example ( lowpass design)
1. 회로 2. 소스 설정 3. Simulate -> Edit Simulation CmD 4. Edit Simulation Command 5. Run
2020.03.23 -
UltraScale and UltraScale+ Package Device Pinout Files
https://www.xilinx.com/support/package-pinout-files/ultrascale-pkgs.html
2020.03.16 -
Verilog___(* rom_style = "block" *) reg [x:0] A [Y:0]
(* rom_style = "block" *) reg [x:0] A [Y:0]
2020.03.12