머리나쁜 나를 위한 저장소
메뉴
머리나쁜 나를 위한 저장소
컨텐츠 검색
블로그 내 검색
태그
최근글
댓글
공지사항
아카이브
Verilog___(* rom_style = "block" *) reg [x:0] A [Y:0]
2020. 3. 12. 22:12
ㆍ
FPGA/설정
(* rom_style = "block" *) reg [x:0] A [Y:0]
공유하기
게시글 관리
구독하기
머리나쁜 나를 위한 저장소
저작자표시
비영리
변경금지
티스토리툴바