머리나쁜 나를 위한 저장소
메뉴
머리나쁜 나를 위한 저장소
컨텐츠 검색
블로그 내 검색
태그
최근글
댓글
공지사항
아카이브
FPGA/설정
(1)
Verilog___(* rom_style = "block" *) reg [x:0] A [Y:0]
(* rom_style = "block" *) reg [x:0] A [Y:0]
2020.03.12
이전
1
다음
티스토리툴바