FPGA/코드(2)
-
Verilog_Circular Queue ( 검증 X )
구글링 자료인데.. 출처는 모르겠고..그림 파일로 되어 있어서 타이핑만 그대로 해서 TB 한번 돌려봄 검증 필요함 ....!!!! File : //------------------------------------------------------------------------------ // //------------------------------------------------------------------------------ `timescale 1ns / 1ps module circular_queue ( rstb , clk , rd , wr , w_data , empty , full , r_data ); parameter B = 8 ; // number of bits in a word param..
2015.08.11 -
Verilog_Memory Initialization
File Name : data.bin File Name : rom_data.v
2015.08.11